PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-021712

(43) Date of publication of application: 24.01.1990

(51)Int.Cl.

H03H 17/02

(21)Application number: 63-170869

(71)Applicant: SONY CORP

(22) Date of filing:


11.07.1988

(72)Inventor: ROJIYAA RAGADETSUKU

(54) SAMPLING FREQUENCY CONVERTER

(57)Abstract:

PURPOSE: To obtain an output sample string with high accuracy by applying prediction calculation to a ratio of each of an input sampling period and an output sampling period to a local clock period by means of the accumulation processing of errors and applying the interpolation processing to an input sample string based on a filter coefficient address data obtained through the accumulation of divided values. CONSTITUTION: Ratio data obtained by prediction calculation means 15, 16 calculating the prediction of the ratio of the input sampling period and the local clock period and the ratio of the output sampling period and the local clock period are divided with each other and the results are accumulated. Then a coefficient address generating means 17 calculating the filter coefficient address data required for the interpolation processing and giving the result to a digital signal processing means 7 and a memory control means detecting overflow



of the result of the accumulation processing and applying the write/read control to each buffer memory are provided. Moreover, a local clock generating means outputting a local clock signal with a period of 1/integral number (2N) of the local clock period is provided. Thus, the sampling frequency conversion with optional conversion ratio is implemented with high accuracy and simple constitution.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 筃 特 許 庁(JP)

① 特許出願公開

② 公 開 特 許 公 報 (A) 平2−21712

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)1月24日

H 03 H 17/02

A 8837-5 J

審査請求 未請求 請求項の数 1 (全12頁)

②発明の名称 標本化周波数変換装置

②特 顧 昭63-170869

②出 願 昭63(1988)7月11日

個発 明 者 ロジヤー ラガデック

東京都品川区北品川6丁目7番35号 ソニー株式会社内

の出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 小 池 晃 外2名

明細書

1.発明の名称

樣本化周波数変換裝置

2.特許請求の範囲

入力サンプル列を入力標本化周波数の整数(2*) 倍の標本化周波数のサンブル列に変換するオーベ ーサンプリング処理手段と、

上記オーバーサンプリング処理手段から出力されるサンブル列のサンブル値を一時記憶する第1 のパッファメモリと、

人力標本化周期および出力標本化周期よりも短いローカルクロック周期で動作して、入力標本化 周波数の2 * 倍の標本化周波数に関するローパスフィルタのインパルス・レスポンス特性を与えるフィルタ係数による補間領算処理を上配第1のパッファメモリから読み出されるサンブル列に施して、出力標本化周波数を有する出力サンブル値を渡算するディジタル信号処理手段と、 上記ディジタル信号処理手段から出力される出力サンプル列の補間サンプル値を一時記憶する第 2のパッファメモリと、

上記ローカルクロック簡別で量子化した標本化 周期の予測標本化同期に対する調差値を累積加算 することにより、上記入力標本化周期と上記ロー カルクロック周期との比および上記出力標本化周 期と上記ローカルクロック周期との比を予測演算 する予測演算手段と、

上記予測演算手段にて得られる上記各比データを除算し、その値を累積加算することにより、上記補間処理に必要なフィルタ係数アドレスデータを算出して上記ディジタル信号処理手段に与える係数アドレス発生手段と、

上記予測演算手段あるいは係数アドレス発生手段における各異積加算処理結果のオーバーフローを検出して上記各バッファメモリに対する書き込み読み出し制御を行うメモリ制御手段と、

上記ローカルクロック周期の1/整数(2×) の 周期のローカルクロック信号を出力するローカル クロック発生手段とを備えて成る侵本化周波数変 機装配。

3.発明の詳細な説明

以下、本発明を次の順序で説明する。

- A 産業上の利用分野
- B 発明の概要
- C 従来の技術
- D 発明が解決しようとする課題
- B 課題をを解決するための手段
- F 作用
- G 実施例
- G. 標本化周波数変換装置の全体構成の説明 (第1図)
- G. 榎本化周波数変換装置の各構成要素の説明 (類2 図~第7 図)
- C::ディジタル信号処理部 (第2図)
- G... ローカルクロック発生部
- C., 変換制御部 (第3図~第7図)
- Gz.z., イベント検出部 (第3図, 第4図)

特度の高い出力サンプル列を得るようにしたもの である。

C 従来の技術

上記標本化周波数変換装置としては、PCM信号をディジタル・アナログ変換して得られるアナ

G_{z-y-s} 適応予測処理部(第5図,第6図) G_{z-y-s} 係数アドレス発生部(第7図)

H 発明の効果

A 産業上の利用分野

本発明は、人力サンプル列を異なる標本化周波 数の出力サンプル列に変換する標本化周波数変換 装置に関し、例えば、各種PCMオーディオ信号 伝送方式間等での標本化周波数の変換処理に適用 される。

B 発明の概要

本発明は、入力サンプル列を異なる標本化周波 数の出力サンプル列に変換する標本化周波数変換 装置において、入力関本化周期とローカルクロック周期との比および出力標本化周期とローカルクロック周期との比を誤差値の異積加算処理にて予 測演算し、上記各比データの除算値を累積加算することにより得られるフィルタ係数アドレスデータに基づいて入力サンプル列に補間処理を施して、

ログ信号を再び所望の機本化で複本化してPCM データに変換するものがある。この標本化周波数変換装置では、ディジタル・アナログ変換器およびアナログ・ディジタル変換器を必要とするので、 構成が複雑で装置の価格が高くなるばかりでなく、 上記ディジタル・アナログ変換器およびアナログ・ ディジタル変換器を信号が過過するために、信号 の質(例えば音質)が劣化するという欠点があった。

また、PCM信号をアナログ信号に変換することなくディジタル信号のままで標本化周波数を変換する標本化周波数変換装置として、第8図に示す如き構成のものが知られている(特開昭57-115015号公報、特開昭61-204700号公報参照)。

すなわち、従来の根本化周波数変換装置を示す第8図のプロック図において、(101)は変換しようとする入力サンプル列(x x)の標本化周波数(fs (ta))を有する標本化クロック信号(Fs (ta))が供給されるクロック信号入力端子である。このクロック信号人力端子(101)に供給される標本化クロック信号(Fs (ta)) は、その周波数(fs (ta))を

2 * 倍(例えば2*倍) に通倍するPLL回路(102) の出力 に与えられている。上記PLL回路(102) の出力 側に得られる2*・fs*(in) の周波数の信号は、カウンタ(103)のクロック入力端子(C)に供給される。また、(104)は得ようとする出力サンブル列 { y , } の標本化周波数(fs*(on)) を有する標本化クロック信号(Ps*(on)) が供給されるクロック信号入力 端子である。このクロック信号入力端子(104) に供給される標本化クロック信号(Ps*(on)) は、上記カウンタ(103)のリセット入力端子(R)に供給されるとともに、上記カウンタ(103) のカウントデータをラッチするレジスタ(105)のラッチ摘子(L) にラッチタイミング信号として供給されている。

なお、上記カウンタ(103) は、1 / fa (14)をカウント関期とするカウント動作を行うので、Nビット長を必要とする。

上記カウンタ(103) は、そのカウントデータが 出力標本化周波数(fs(out))で上記レジスタ(105) にラッチされ、その直後にリセットされて、続け て0からのカウントをスタートする。従って、上

ル列(xi)から出力サンブル列(yi)の希望する出力サンブルポイントのサンブル値を多項式補間演算やディジタル・フィルタリング等の手法により次のように算出することができる。

例えば、多項式補間演算による直線補間(1次補間)によって出力サンプル値の近似値を算出する手法を示す第10図の模式図において、 (x_i) . (x_{i-1}) は入力サンプル列 $\{x_i\}$ の各級幅値、 (y_i) は出力サンプル列 $\{y_i\}$ の各級幅値、 (ϕ_i) は出力サンプルポイントの直前の入力サンプルポイントに対する位相 $(0 \le \phi_i < 1)$ であり、出力サンプルポイントの復幅値 (y_i) は、

y」= x + - + + (x + - x + - +)・ é 」 にて表され、出力サンプルポイントの位相データ (é 」) が求まれば、入力サンプル列の各張幅値 (x +) , (x + - +) から算出することができる。

また、ディジタル・フィルタリングを応用する 手法では、第11図の模式図に示すように、変換 比がL/M(L,M:整数)の標本化周波数変換を 次の手順で行うことができる。 記レジスタ(105) に保存されるデータは、結果的に出力サンプルポイントの直前の入力サンブルポイントの直前の入力サンブルポイントに対する位相を示している(ただし、この位相は瞬時の値であり、2* を1として正規化した。ものとして考える。)。上記レジスタ(105)のホールドデータは、演算回路(106) に与えられている。

また、(107)は変換しようとする標本化周波数 (fs(in))の入力サンブル列 (x,)が供給されるデータ入力端子である。このデータ入力端子(107)に供給される入力サンブル列 (x,) は、上記演算回路(106)に供給され、この演算回路(106)にて所望の出力標本化周波数(fs(on))の出力サンブル列 (y,)に変換されて、データ出力端子(108)から出力される。

上記レジスタ(104)に得られる位相データ(4) と入力サンアル列(xi)と出力サンアル列(yi) との関係は、時間軸上で第9図のように示され、 上記位相データ(4) をパラメータあるいは制御 量として、上記演算回路(106) にて、入力サンプ

先ず、入力サンブル列(x.) の各サンブル間に(しー1)個の0値をもつサンブルを充塡する。この処理の結果、見掛け上標本化周波数はL倍に上昇するが、サンブル列のもつ周波数スペクトルは変化しない。次に、このサンブル列を(L/2)倍の標本化周波数までの範囲で、入力標本化周波数(fs(aux))のうちの低い方のもつ信号帯域だけを通過域とするようなローバスフィルタの特性を有するインバルス・レスポンスからなる係数列(Ke,Ki,Kz,~Kr,~Ki,-1,Ki,-1,Ki

上記し倍に補間されたサンプル列 (y」) を得るためのたたみ込み演算処理は、

【 ø 」 = ø / l. 1 / l. 2 / l. ~, (l − 1) / l) にて示され、1 つの出力サンブルを算出するため にはし個おきに係数を抽出して積和消算を行えば よく、積和演算機能を有するディジタル信号処理用プロセッサ(DSP: Digital Signal Processor)にて行われる。なお、上記DSPによるサンプル列(y」)を得るためのたたみ込み演算処理には、人力サンプル列(x」)の標本化周波数(focian)および/または出力サンプル列(y」)の標本化周波数(focian)を適倍することにより形成される上記DSPの駆動に適した高速クロック信号が用いられる。

D 発明が解決しようとする課題

ところで、上述の如くPLL回路にて入力サンプル列(x;)の様本化周波数(fs cin)の2*倍に 選信して形成されるクロック信号を用いて、出力サンプルポイントの直前の入力サンブルポイント に対する位相について 2 ** を 1 として正規化した位相データ(øi)を求め、上記位相データ(øi)をパをパラメータあるいは制御量として入力サンプル列(xi)から希望する出力サンブルポイントのサンプル値を近似的に算出して出力サンブル

ンプル列(xilから出力サンプル列(yil)の各サンプル列(xilから出力サンプル列(yilの存在を近似的に算出するためのたたみ込み演算処理を行うDSPは、上記人力サンプル列(xil)の標本化クロック信号(Psin)および/または出力サンプル列(yil)の根本化クロック信号(Psin)から形成される高速クロック信号で動作するために、同期が困難になるという問題点がある。

また、従来の標本化周波数変換装置では、オー プンループ制御によるアペレージング処理、例え ば

$$\frac{1-Z^{-n}}{1-Z^{-1}} = 1+Z^{-1}+Z^{-\frac{n}{2}}+\dots+Z^{-\frac{n+1}{2}}$$

の
滚算処理に
てアベレージングを行っていたので、ステップ状の
位相誤差が発生した場合に、 n
に
な
存した位相関御量に
なって上記位相誤差に対応する
ステップ状の
位相制御量とならず制御エラーが
残ってしまうという問題点があった。

そこで、本発明は、上述の如き従来の問題点に 鑑み、任意の変換比の標本化周波数変換を高い精 列(y」)を得るようにした従来の標本化周波数変換装置では、出力サンプル値の近似誤差を小さくするのに、上記PLL回路の適倍比を高めてクロック信号の周波数を上昇させ、上記位相データ(*」)の分解特度を高める必要がある。また、上記入力サンプル列(x」)から出力サンプル列(y」)の各サンプル値を近似的に算出するためのDSPによるたたみ込み演算処理には、上記入力サンプル列(x」)の標本化周波数(fs(ial)) および/または上記出力サンプル列(y」)の標本化周波数(fs(ial)) を適倍した高速クロック信号を必要とする。

このように従来の標本化周波数変換装置では、上記クロック信号を形成するために、高速で動作するPLL回路を必要とし、しかも、このPLL回路は入力サンブル列(xi)の標本化クロック信号(Pacoun)の周波数変動に追従し得る充分に広いキャプチャーレンジを必要とするという問題点がある。また、上記入力サ

度で且つ簡単な構成で行い得るようにした新規な 構成の標本化周波数変換装置を提供することを目 的とするものである。

B 課題を解決するための手段

手段と、上記ディジタル信号処理手段から出力さ れる出力サンプル列の補間サンプル値を一時記憶 する第2のパッファメモリと、上記ローカルクロ ック周期で量子化した標本化周期の予測標本化周 期に対する誤差値を累積加算することにより、上 記入力標本化周期と上記ローカルクロック周期と の比および上記出力標本化周期と上記ローカルク ロック周期との比を予測演算する予測演算手段と、 上記予測演算手段にて得られる上記各比データを 除箕し、その値を累積加箕することにより、上記 補間処理に必要なフィルタ係数アドレスデータを 算出して上記ディジタル信号処理手段に与える係 数アドレス発生手段と、上記予測演算手段あるい は保数アドレス発生手段における各界積加算処理 結果のオーバーフローを検出して上記各バッファ メモリに対する書き込み読み出し韻御を行うメモ り制御手段と、上記ローカルクロック周期の1/ 整数(2 H) の周期のローカルクロック信号を出力 するローカルクロック発生手段とを備えて成るこ とを特徴としている。

手段にて得られる上記ローカルクロック周期に対する上記入力標本化周期および上記出力標本化周期の各比データを除算し、その値を累積加算することにより、上記補間処理に必要なフィルタ係数アドレスデータを算出する。

さらに、この標本化周波散変換装置におけるメモリ制御手段では、上記予測潰算手段あるいは係数アドレス発生手段における各果積加算処理のオーバーフローを検出して、上記オーバーサンプル値を一時記憶する第1のバッファメモリおよび上記 補間演算処理により得られる出力サンプルポインントの各サンプル補間値を一時記憶する第2のパッファメモリに対するから扱み出し制御を上記をパッファメモリから読み出す。

G 実施例

以下、本発明に係る根本化周波数変換装置の一

P 作用

本発明に係る櫻本化周波数変換装置では、入力サンブル列をオーバーサンブリング処理により入力標本化周波数の整数(2*) 倍の榎本化周波数に変換したサンブル列に対して、入力標本化周期おりも短いローカルクロック周期で動作するディジタル信号処理手段にて、上記入力標本化周波数の2* 倍の榎本化周波数に関するローパスフィルタのインパルス・レスポンス特性を与えるフィルタ係数による補間演算処理を施すことにより、出力サンブルポイントにおける補間サンブル値を演算する。

また、この標本化周波数変換装置では、予測演算手段にてローカルクロック周期で量子化した標本化周期の予測標本化周期に対する誤差値を累積加算することにより、入力標本化周期とローカルクロック周期との比および上記出力標本化周期と上記ローカルクロック周期との比を予測演算する。そして、係数アドレス発生手段は、上記予測演算

実施例について、図面に従い詳細に説明する。

C · 種本化周波数変換装置の全体構成

第1図のブロック図に示す実施例は、第1の標本化周波数(fs(in))の入力サンブル列 { x i } を第2の標本化周波数(fs(in))の出力サンブル列 { y i } に変換する標本化周波数変換装置に本発明を週用したもので、この実施例において、信号入力端子(1)には変換しようとする入力サンブル列 { x i } の標本化周波数を有する第1の標本化周波数を有する第1の標本化のセック信号(FS(in))が供給され、さらに、第2のクロック信号入力端子(3)には信号出力端子(4)に得ようとする出力サンブル列 { y i } の標本化周波数(fs(in)) すなわち出力標本化周波数を有する第2の標本化クロック信号(FS(in)) が供給される。

この実施例の様本化周波数変換装置は、上記信 号入力嫡子(1)に供給される入力サンプル列 {x_i} について、その入力様本化周波数(fs(in))の整数 (2") 倍(この実施例ではMm2)のオーバーサン プリング処理を行うオーバーサンプリング部(5) と、上記オーバーサンプリング部(5) にて得られ る上記入力摄本化周波数(fs cim)の 4 倍の標本化 周波数(4・fs(in))のサンプル列のサンプル値 (x,,)を一時記憶する第1のパッファメモリ(6) と、上記 4 倍の様本化周波数(4 ·facini)に関す るローパスフィルタのインパルス・レスポンス特 性を与えるフィルタ係数によるディジタルフィル タリング処理を上記第1のバッファメモリ(6) か ら読み出されるサンブル列(x ir)に施すことに より出力標本化周波数(15 (0 4 い) に変換したサン プル列 {ァ。} のサンブルポイントにおける補間 サンプル値を算出するディジタル信号処理部(7) と、上記ディジタル信号処理郎(7) にて得られる 上記出力標本化周波數(faceus) のサンプル列 {g;} の各補間サンプル値を一時記憶する第2の パッファメモリ(8)と、上記各パッファメモリ(6), (8) やディジタル信号処理部(7) の動作タイミング

(fs (in))の4倍の標本化周波数(4・fs (in))に関 するローパスフィルクのインパルス・レスポンス 特性を与えるフィルタ係数を用いて積和演算を行 うことにより、上記第1のパッファメモリ(6) か ら読みだされるサンプル列(xぃ)に所望のディ ジタルフィルタリング処理を施すようになってい る。例えば、上記ディジタル信号処理部(7) は、 その補間処理の一例を第2図に模式的に示してあ るように、上記第1のパッファメモリ(6) を介し て 4・fs (in)なる転送レートで供給されるサンプ ル列(xょ)について、図示しない係数メモリに 予め書き込まれている上記博本化周波数(4・fs (in) に関するローパスフィルタのインパルス・ レスポンス特性を与えるフィルタ係数セット(c (2*)) の中心アドレス(Ac)と得ようとする出力機 木化周波数(ls touts)の出力サンプル列(y 」)の サンプルポイント(1」)が一致する状態で、上記サ ンプル列(x i,)の各サンブルポイントに対応す る4個のフィルタ係数(c i),(c i),(c i),(c i) を上記係数メモリから読み出して、上記サンブル

を与えるローカルクロック信号(Fc)を形成するローカルクロック発生部(9) と、上記第1および第2のクロック入力協子(2),(3) に供給される各環本化クロック信号(FS cias)),(FS cous))にて与えられる各環本化周波数(facias)),(facous))情報および上記ローカルクロック信号(Fc)にて与えられるローカルクロック所波数(fc)情報に基づいて、上記各バッファメモリ(6)、(8) やディジタル信号処理部(7) の動作制御を行う変換制御部(10)等にて構成されている。

G : 福本化周波数変換装置の各構成要素の説明 G : - : ディジタル信号処理部

上記ディジタル信号処理部(7) は、上記ローカルクロック発生部(9) にて与えられるローカルクロック信号(Pc) に基づいて動作するディジタル信号処理用プロセッサ(DSP) にて構成されており、上記変換制御部(10)の係数アドレス発生部(17)にて与えられる係数アドレスに応じて図示しない係数メモリから読み出される上記入力標本化周波数

列(x_i .) の各サンプルポイントの4個のサンプル値(x_i)、(x_i)、(x_i)、(x_i)、に乗算し、各乗算出力を加算する積和演算を行うことによって、出力サンプル列(y_i) のサンプルポイント(t_i) における補間サンプル値(y_i) を算出する。

C... ローカルクロック発生部

上記ローカルクロック発生部(9) は、fc=K・foなるローカルクロック周波数(fc)で発掘する水晶発張器等にて構成されている。上記Kは2のべき乗の整数(2ª) で、また、上記周波数(fo)は入力サンブル列 {x₁}の復本化周波数(fs(in)) および出力サンプル列 {y₁}の標本化周波数(fs(in)) および出力サンプル列 (y₁) は一般的に48kHz 近傍あるいはそれ以下の周波数で、上記周波数(fo)は48kHz 近傍に設定される。そして、上記ローカルクロック周波数(fc)は、上記ディジタル信号処理部(7)を構成するDSPチップに通した周波数で、出力サンプル列 {y₁}の量子化娯差が1ステップ以

下となるディジタル・フィルタリング処理を上記 ディジタル信号処理部(7) にて行うことができる 周波数に設定される。

G :- : 変換制御部

周期(To)との各相対時間差(dt.c.n.)、(dt.c.n.n.)、を上記ローカルクロック信号の間波数(Fc)で与えられる単位時間(Tc=1/Fc)の時間軸上で計測する演算処理を上記 K 進カウンタ(11)のカウンタ出力に基づいて行うようにしている。

すなわち、上記各イベント検出部(12)、(13)を代表して第1のイベント検出部(12)における演算処理の機能構成を示す第3図のブロック図において、入力提本化周期(Ts(in))情報が与えられる加算器(21)は、上記入力模本化周期(Ts(in))情報をレジスタ(22)に一時記憶されている1標本化周期(Ts(in))前の相対時間差(dt(in))情報に加算する混扱加算海算を行い、その加算出力情報として上記入力標本化周期(Ts(in))とローカルクロック周期(To)との相対時間差(dt)情報を上記レジスタ(22)に供給するとともに量子化回路(23)に供給する。そして、上記量子化回路(23)は、第4図に示すように、上記加算器(21)の加算出力として与えられる相対時間差(dt)情報を上記ローカルクロック信

2 の適応予測処理部(15),(16) 、上記各適応予測 処理部(15),(16) にて得られる各予選擇本化周期 (Ts.,(4,) /To),(Ts.,(****) /to)に基づいて上 述の係数アドレスを演算する係数アドレス発生部 (17)等にて構成されている。

Gz-3-1 イベント検出部

上記各イベント検出部(12),(13) は、上記各クロック信号入力結子(2),(3) から供給される各種本化クロック信号(FS (14)),(FS (14))の各様本化周期(Ts (14))、(Ts (14))と上記ローカルクロック周期(To = 1 / 10)との各相対時間楚(dt = (14))。(dt = (14))を計測するものであるが、実時間ではクロックジック等の影響により高精度に計測することができないので、この実施例では、上記各様本化クロック信号(FS (14))、(FS (14))について、上記各様本化周期(Ts (14))、(Ts (14))と上記ローカルクロック部または同期パターンを検出して、上記各様本化周期(Ts (14))、(Ts (14))と上記ローカルクロック

号の周波数(Pc)で与えられる単位時間(Tc)の時間 軸上で計測して、上記相対時間差(dt)情報を上記 ローカルクロック周期(To)に対する比で示す測定 相対時間差(dt。/To)を算出して出力する。

Gz-3-2 遗応予測処理部

上記各イベント検出部(12)、(13) にて得られる各計測相対時間差(dta(1a)/To)、(dta(1a))/To) 情報が供給される上記第1および第2の適応予測処理部(15)、(16) では、計測相対時間差(dta/To)情報に基づいて、入力標本化周期(Ts(1a))および出力標本化周期(Ts(1a))を上記ローカルクロック周期(To)に対する比で示す予測入力標本化周期(Ts tall)/To) および予測出力標本化周期(Ts tall)/To) および予測出力標本化周期(Ts tall)/To) をそれぞれ算出する演算処理を行う。

すなわち、上記各週広予測処理部(15)。(16) を 代変して第1の適応予測処理部(15)の機能構成を 示す第5図のプロック図において、上記計測相対 時間変(dta//fo) 情報が与えられる第1の加算器 (51)は、第2の加算器(52)の加算出力として与えられる予測相対時間差(dtax/To) 情報を上記計測相対時間差(dtax/To) 情報から被算して、上記予測相対時間差(dtax/To) 情報の誤差を算出する。そして、上記第1の加算器(51)にて得られる誤差情報をエラーモニタリング部(53)にて観測して、第6図に示すように、計算処理部(54)により上記誤差情報に基づいて計算される次の予測機本位置に対する補正情報 Δ(Ts(in)/To)が第3の加算器(55)に与えられるようになっている。

上記第3の周算器(55)は、第1のレジスタ(56)を介して帰還される1予測入力標本化周期(Tsont (in))前の予測入力標本化周期(Tsont (in) / To)を加算することにより予測入力標本化周期(Tsont (in) / To)を算出して出力する。なお、上記第1のレジスタ(56)には、上記第3の加算器(52)の出力すなわち予測入力標本化周期(Tsont (in) / To) 情報の初期((Tsont (in) / To) 情報の初期((Tsont (in) / To))情報の初期(((Tso)) 情報が予め与えられている。

にしている。

このように、上記第3の加算器(55)にて得られ る予測入力模本化周期(Ts.es cian / To) 情報を上 記第2の加算器(52)に与えて予測相対時間差(dt •••/to)を算出するとともに、上記第2の加算器 (52)にて得られる予測相対時間差(dt.../To) 情 報に対する上記計測相対時間差(dta/To)情報の 誤差を上記第1の加算器(51)にて算出し、上記第 1の加算器(51)にて得られる誤差情報に基づいて 上記計算処理部(54)により計算される補正情報△ (Ta(1a) / To)を上記第3の加算器(55)に帰還して 上記予測入力標本化周期(tseetien)/to)を補正 することにより、相対時間差(dt₄) の直接量子化 計測にて得られる相対時間差情報に基づいてフィ ルタを用いない適応予測により極めて正確な予測 入力標本化周期(Ts.s.cisn)/To) 情報を得ること ができる。また、上記予測相対時間差(dtess/To) 情報は、正確な予測入力標本化周期(Taest cta)/ To) にて更新することにより、長い時間に耳って 測定相対時間差(dt。) の観測範囲内にあるように

そして、上記第3の加算器(55)にて得られる上記予測入力標本化周期(Ts...(..)/To) 情報は、上記第1のレジスタ(58)と第2の加算器(52)に与えられる。

また、上記2の加算器(52)は、第2のレジスタ(57)を介して帰還される1予測入力機本化周期(Tsaas (1a))的の予測相対時間差(dtaas/To)に)情報を加算することにより、予測相対時間差(dtaas/To)情報を算出して出力する。なお、上記第2のレジスタ(57)には、上記第2の加算器(52)から出力する予測相対時間差(dtass/To)情報の初期値(dtas)情報が予め与えられている。

そして、上記第2の加算器(52)の出力すなわち 上記予測相対時間差(dt.../To) 情報は、上記第2のレジスタ(57)と第1の加算器(51)に与えている。

ここで、上記各レジスタ(56).(57) に与えられる各初期値(dtao).(Tsao) 情報は、例えば相対時間差(dta) の直接量子化計測により得られるよう

保証される。なお、上記補正情報 Δ (Ts (Ln) / To) による補正は、上記予測入力標本化周期(Ts est (Ln) / To) 情報に過度の変化を与えて位相反転や 澄みが発生しない範囲で行われる。

なお、測定相対時間差(dta) に対して予測相対時間差(dta) がどこにあるというイベントの履歴は、予測入力標本化周期(Tsacculan) を通正に補正するための計算にも用いることができる。例えば、予測入力標本化周期(Tsacculan) を一定として、予測相対時間差(dta) の範囲以下の値から接測定相対時間差(dta) の範囲以上の値に変化するのに、500サンブル分かかったとすると、現在の予測入力標本化周期(Tsacculan) との誤差は測定相対時間差(dta) の量子化ステップの1/500と予測することがきる。

また、上記予測入力標本化周期(Tsaaccian)の 変化を監視しての更に複雑な場合にも、勿論、更 に複雑なアルゴリズムによって処理するごとがで きる。 Ga-a-a 係数アドレス発生部

上記各適応予測処理部(15)、(16) における上述の如き演算処理によりそれぞれ得られる予測入力 標本化周期(Tseet (ent) /To) 情報および予測出力 標本化周期(Tseet (ent) /To) 情報が供給される上 記係数アドレス発生部(17)では、上記予測入力標 本化周期(Tseet (ent) /To) と予測出力標本化周期 (Tseet (ent) /To) と予測出力標本化周期 (Tseet (ent) /To)との比から、上述のディジタル 信号処理部(7) において補間処理に必要な4個の フィルタ係数(ci)、(ci)、(ci)、(ci) を係数メ モリから読み出すための係数アドレスを次のよう にして発生する。

すなわち、上述の根本化周波数(4・fa (1.n.)) に関するローパスフィルタのインパルス・レスポンス特性を与えるフィルタ係数セット(c(2*)) が予め書き込まれている図示しない係数メモリのサイクリックなアドレス空間に関する各四分円に対して、上記係数アドレス発生部(17)では、先ず、上記アドレス空間を示すアドレス変数(x) の初期

この場合、上記 x = [x + 0.25] and 1 の資算は、 $f(s_{(n+1)}) > f(s_{(n+1)})$ のアップ変換モードの場合、実際上の比率 $(f(s_{(n+1)}) / f(s_{(n+1)}) < 1$ を 2 進分数に等しい量子化ステップで計算することによってand 別算を不要にし、しかも、実際には、

Ts 10 u t 7 / To > 1

なる比の値と

Ts (in) / To > 1

なる比の値を上記各通応予測処理部(15),(16) にて予測入力模本化周期(Tsastcia, /To) および予測出力模本化周期(Tsastcia, /To)として資質し、上記係数アドレス発生部(17)では、第7図に示すような機能構成により演算処理を行うことによって、上記各模本化周期(Tastcia, /To),(Tsastcia, /To))情報に基づいて各係数アドレスを算出する際に、

 $[Ts_{(out)}/Ts_{(in)}] = [Ts_{(out)}/To] * 2*$ $/[Ts_{(in)}/To]$

なる実際の計算によって、上記出力標本化周期 (ta:(-----) と入力標本化周期(ta:(----))との比を正 値として第1四分円の区間(0~0.25) に位置する フィルク係数(c:) を読み出す係数アドレス(A:) を与え、

x (Az) = [x (Ai) +0.25] mod 1
の演算にて第2四分円における係数アドレス(A_s) * 起ま

x (a3) = [x (a2) +0.25] mod 1 の演算にて第3四分円における係数アドレス(A3) たたさ

x (A4) = [x (A3) + 0.25] mod! の演算にて第4四分円における係数アドレス(A4) を与える。

そして、次の、サンプルポイントの値の演算に 必要な係数アドレスの演算処理では、オーバーフ ローがあれば

× (A1) = [× (A4) - 15 (out)] nod 1
 の演算にて第1四分円における係数アドレス(A1)
 を与え、また、オーバーフローがない場合には、
 × (A1) = [× (A4) + 0.25] nod 1
 の演算にて上記係数アドレス(A1) を与える。

規化された高い特度の値 [Ts (oot) /Ts (to) } と して得るようにしている。

上記係数アドレス発生部(17)における演算処理 の機能構成を示す第7回において、上記予測入力 禄本化周期(Taescrien / To) 情報および予測出力 提本化周期(Tsattiont)/To)情報が除算器(71)に 供給されており、この除算器(71)による除算出力 (Tsoos tous) /Tsoos (tax) が供給される加算器(7 2) にて、レジスタ(73) およびオーバーフローチェ ック回路(74)を介して帰還される1周期前の係数 アドレスデータおよびそのオーバーフローチェッ クデータ(2・*)を累積加算することによって新た な係数アドレスデータを算出している。また、上 記オーパーフローチェック回路(74)によるオーパ ーフローチェックデータは、上述のディジタル信 号処理部(7) における補正処理に必要なサンブル 列(ェル)のサンブル値(ェル)の2回路み出し等 の上述の第1のバッファメモリ(6) の制御に用い られている。

H 発明の効果

本発明に係る標本化周波数変換装置では、入力 サンプル列をオーバーサンプリング処理により入 力標本化周波数の整数(2 *) 倍の標本化周波数 変換したサンプル列に対して、入力標本化周期お よび出力機本化周期よりも短いローカルクロック 周期で動作するディジタル信号処理手段にて、上 記入力標本化周波数の 2 * 倍の様本化周波数に関 するローパスフィルタのインパルス・レスポンス 特性を与えるフィルタ係数による雑間演算処理を 施すことにより、出力サンブルポイントにおける 補間サンプル値を高い精度で演算することができ る。また、この標本化周波数変換装置では、予測 演算手段にてローカルクロック周期で量子化した 祖本化周期の予測標本化周期に対する誤差値を累 積加算することにより、入力標本化周期とローカ ルクロック周期との比および上記出力標本化周期 と上記ローカルクロック周期との比を予測演算し、 係数アドレス発生手段が、上記予測演算手段にて 得られる上記ローカルクロック周期に対する上記

入力標本化周期および上記出力標本化周期の各比 データを除算して、その値を累積加算することに より、ステップ状の位相誤差に対しても勧御エラ ーを発生することなく上記補間処理に必要なフィ ルク係数アドレスデータを高い精度で算出するこ とができる。さらに、この標本化周波数変換装置 におけるメモリ制御手段では、上記予測演算手段 あるいは係数アドレス発生手段における各界積加 算処理のオーバーフローを検出して、上記オーバ ーサンプリング処理により得られるサンプル列の サンプル値を一時記憶する第1のバッファメモリ および上記補間演算処理により得られる出力サン プルポインントの各サンプル拷問値を一時記憶す る第2のパッファメモリに対する書き込み読み出 し制御を上記各累積加算処理のオーバーフロー検 出出力に応じて行って、所望のタイミングで各サ ンプル列を上記各バッファメモリから読み出すこ とができ、簡単な構成で、任意の変換比の標本化 周波数変換を高い特度で行うことができる。

4. 図面の簡単な説明


第1回は本発明に係る標本化固放數変換装置の 構成を示すブロック図、第2図は上記標本化固波 數変換装置を構成するディジタルは信号処理部本化 固被数変換装置を構成するイベント検出部のが 性を説明するための模式図、第3図は上記標を機 機成を示すブロック図、第4図は上記イベント 出版の動作を説明するための模式図、第5図処理 部の機能構成を示すプロック図、第6図の模式 の機能構成を示すでは、第6図の模式 ので 一個では上記標本化周波数変換装置を構成する。 で図は上記標本化周波数変換装置を構成する。 で図は上記標本化周波数変換装置を構成する。 で図は上記標本化周波数変換表面で構成する。 で図は上記標本化周波数変換表面で構成する。 である。

第8図は従来の様本化周波数変換装置の構成例を示すプロック図、第9図は上記従来の標本化周波数変換装置における入力サンブル列と出力サンンアル列の位相関係を示す模式図、第10図および第11図は上記従来の標本化周波数変換装置における直線補間処理動作およびディジタルフィル


タリング処理動作を説明するするための各模式図である。


- (1) · · · · · 信号入力端子
- (2),(3) ・・・クロック入力端子
- (4) · · · · · 信号出力端子
- (5) ・・・・オーパーサンプリング部
- (6),(8) ・・・パッファメモリ
- (7) ・・・・・ディジタル信号処理部
- (9) ・・・・ローカルクロック発生部
- (10)・・・・・変換調御部
- (12),(13)・・・イベント検出部
- (15), (16)····適応予測処理部
- (17)・・・・・計数アドレス発生部

特 許 出 聊 人 ソニー株式会社 代理人 弁理士 小 池 晃 同 田 村 策 ー 頃 佐 藤 勝




標本化周波数変換表置の構成 第 1 図







第4図




第 6 図




通応予測処理部の機能構成 第 5 図




係数アドレス発生部の機・能構成 第 7 図




従来の標本化周波数変換袋製 第 8 図



第10 図



第 9 図



第11 図